Analizador lógico de tiempos implementado en arquitectura digital reprogramable
En este artículo se describe la concepción, diseño, simulación e implementación de un analizador lógico de tiempos implementado sobre una arquitectura digital reprogramable. El sistema fue especificado en VHDL [1] e implementado en una plataforma basada en una FPGA (Field Programmable Gate Array) Sp...
Na minha lista:
| Publicado no: | Revista Facultad de Ingeniería Universidad de Antioquia |
|---|---|
| Principais autores: | , , , , , , |
| Formato: | Artigo |
| Idioma: | Espanhol |
| Publicado em: |
Universidad de Antioquia
2005
|
| Assuntos: | |
| Acesso em linha: | https://www.redalyc.org/articulo.oa?id=43003407 |
| Tags: |
Sem tags, seja o primeiro a adicionar uma tag!
|