Delay Insensitive Ternary CMOS Logic for Secure Hardware
As digital circuit design continues to evolve due to progress of semiconductor processes well into the sub 100 nm range, clocked architectures face limitations in a number of cases where clockless asynchronous architectures generate less noise and produce less electro-magnetic interference (EMI). Th...
সংরক্ষণ করুন:
| প্রধান লেখক: | , , |
|---|---|
| বিন্যাস: | Artigo |
| ভাষা: | Inglês |
| প্রকাশিত: |
MDPI AG
2015-09-01
|
| মালা: | Journal of Low Power Electronics and Applications |
| বিষয়গুলি: | |
| অনলাইন ব্যবহার করুন: | http://www.mdpi.com/2079-9268/5/3/183 |
| ট্যাগগুলো: |
কোনো ট্যাগ নেই, প্রথমজন হিসাবে ট্যাগ করুন!
|