Dynamic Triple Modular Redundancy in Interleaved Hardware Threads: An Alternative Solution to Lockstep Multi-Cores for Fault-Tolerant Systems

Over the years, significant work has been done on high-integrity systems, such as those found in cars, satellites and aircrafts, to minimize the risk that a logic fault causes a system failure, thus having functional safety as a key requirement. In this study, we employ an innovative approach to har...

সম্পূর্ণ বিবরণ

গ্রন্থ-পঞ্জীর বিবরন

প্রধান লেখক:	Marcello Barbirotta, Francesco Menichelli, Abdallah Cheikh, Antonio Mastrandrea, Marco Angioli, Mauro Olivieri
বিন্যাস:	Artigo
ভাষা:	Inglês
প্রকাশিত:	IEEE 2024-01-01
মালা:	IEEE Access
বিষয়গুলি:	Circuit faults digital integrated circuits fault detection fault tolerant computing field programmable gate arrays microprocessors
অনলাইন ব্যবহার করুন:	https://ieeexplore.ieee.org/document/10589631/
ট্যাগগুলো:	ট্যাগ যুক্ত করুন কোনো ট্যাগ নেই, প্রথমজন হিসাবে ট্যাগ করুন!