تحميل...
SystemVerilog for verification a guide to learning the testbench language features /
Become a SystemVerilog Expert! You can verify complex designs thoroughly and quickly if you start with the right tools. This book teaches you the SystemVerilog constructs for verification with over 300 examples. Learn proven techniques so you can build testbenches that automatically generate stimulu...
محفوظ في:
| المؤلف الرئيسي: | |
|---|---|
| التنسيق: | Livro |
| اللغة: | Inglês |
| منشور في: |
Springer US:,
2006
|
| الطبعة: | 1st ed. 2006. |
| الموضوعات: | |
| الوصول للمادة أونلاين: | https://minerva.ufrj.br/F/?func=direct&doc_number=000894756&local_base=UFR01 |
| الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
تحميل...