UNA IMPLEMENTACIÓN HARDWARE OPTIMIZADA PARA EL OPERADOR EXPONENCIACIÓN MODULAR
Este documento muestra la optimización del operador Exponenciación Modular, aprovechando la gran flexibilidad de diseño que ofrecen el lenguaje VHDL y los dispositivos tipo FPGA. Debido a que el diseño se hace en un entorno limitado en hardware, la función de costo usada para la optimización consid...
保存先:
| 出版年: | Dyna |
|---|---|
| 主要な著者: | , |
| フォーマット: | Artigo |
| 言語: | Espanhol |
| 出版事項: |
Universidad Nacional de Colombia
2008
|
| 主題: | |
| オンライン･アクセス: | https://www.redalyc.org/articulo.oa?id=49612071006 |
| タグ: |
タグなし, このレコードへの初めてのタグを付けませんか!
|