UNA IMPLEMENTACIÓN HARDWARE OPTIMIZADA PARA EL OPERADOR EXPONENCIACIÓN MODULAR
Este documento muestra la optimización del operador Exponenciación Modular, aprovechando la gran flexibilidad de diseño que ofrecen el lenguaje VHDL y los dispositivos tipo FPGA. Debido a que el diseño se hace en un entorno limitado en hardware, la función de costo usada para la optimización consid...
Spremljeno u:
| Izdano u: | Dyna |
|---|---|
| Glavni autori: | , |
| Format: | Artigo |
| Jezik: | Espanhol |
| Izdano: |
Universidad Nacional de Colombia
2008
|
| Teme: | |
| Online pristup: | https://www.redalyc.org/articulo.oa?id=49612071006 |
| Oznake: |
Bez oznaka, Budi prvi tko označuje ovaj zapis!
|