UNA IMPLEMENTACIÓN HARDWARE OPTIMIZADA PARA EL OPERADOR EXPONENCIACIÓN MODULAR
Este documento muestra la optimización del operador Exponenciación Modular, aprovechando la gran flexibilidad de diseño que ofrecen el lenguaje VHDL y los dispositivos tipo FPGA. Debido a que el diseño se hace en un entorno limitado en hardware, la función de costo usada para la optimización consid...
محفوظ في:
| الحاوية / القاعدة: | Dyna |
|---|---|
| المؤلفون الرئيسيون: | , |
| التنسيق: | Artigo |
| اللغة: | Espanhol |
| منشور في: |
Universidad Nacional de Colombia
2008
|
| الموضوعات: | |
| الوصول للمادة أونلاين: | https://www.redalyc.org/articulo.oa?id=49612071006 |
| الوسوم: |
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|