Parallel Timing-driven Placement Algorithm for FPGA
Traditional timing-driven Field Programmable Gate Array(FPGA) placement algorithm has some degree of error when calculating timing cost.Some timing-driven algorithms achieve better placement quality with a sacrifice of time.To deal with this problem,this paper proposes a timing-driven parallel algor...
Đã lưu trong:
| Tác giả chính: | |
|---|---|
| Định dạng: | Artigo |
| Ngôn ngữ: | Inglês |
| Được phát hành: |
Editorial Office of Computer Engineering
2017-02-01
|
| Loạt: | Jisuanji gongcheng |
| Những chủ đề: | |
| Truy cập trực tuyến: | https://www.ecice06.com/fileup/1000-3428/PDF/201702017.pdf |
| Các nhãn: |
Không có thẻ, Là người đầu tiên thẻ bản ghi này!
|