Design and optimization of a quaternary booth multiplier in quaternary logic using carbon nanotube transistors
Abstract Employing the Booth algorithm to generate partial products and utilizing the Wallace tree method for compressing these products significantly enhance the speed of multipliers. Adopting quaternary logic can effectively reduce the number of operand and multiplier bits by half compared to bina...
Đã lưu trong:
| Những tác giả chính: | , |
|---|---|
| Định dạng: | Artigo |
| Ngôn ngữ: | Inglês |
| Được phát hành: |
Nature Portfolio
2025-10-01
|
| Loạt: | Scientific Reports |
| Những chủ đề: | |
| Truy cập trực tuyến: | https://doi.org/10.1038/s41598-025-19704-1 |
| Các nhãn: |
Không có thẻ, Là người đầu tiên thẻ bản ghi này!
|