ARQUITECTURA DE DECOFICADOR DE VIDEO ORIENTADA AL BAJO CONSUMO PARA ACOMPAÑANTES MÓVILES DIGITALES
Este artículo, expone la implementación de un sistema de decompresión de video digital orientado al bajo consumo consumo de potencia para dispositivos móviles, el cual cumple con el perfil simple del estándar H.263 y ha sido sintetizado en un dispositivo lógico programable (FPGA). Se implementan cua...
Uloženo v:
| Vydáno v: | Scientia Et Technica |
|---|---|
| Hlavní autoři: | , |
| Médium: | Artigo |
| Jazyk: | Espanhol |
| Vydáno: |
Universidad Tecnológica de Pereira
2009
|
| Témata: | |
| On-line přístup: | https://www.redalyc.org/articulo.oa?id=84916714068 |
| Tagy: |
Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!
|
