ARQUITECTURA DE DECOFICADOR DE VIDEO ORIENTADA AL BAJO CONSUMO PARA ACOMPAÑANTES MÓVILES DIGITALES
Este artículo, expone la implementación de un sistema de decompresión de video digital orientado al bajo consumo consumo de potencia para dispositivos móviles, el cual cumple con el perfil simple del estándar H.263 y ha sido sintetizado en un dispositivo lógico programable (FPGA). Se implementan cua...
保存先:
| 出版年: | Scientia Et Technica |
|---|---|
| 主要な著者: | , |
| フォーマット: | Artigo |
| 言語: | Espanhol |
| 出版事項: |
Universidad Tecnológica de Pereira
2009
|
| 主題: | |
| オンライン･アクセス: | https://www.redalyc.org/articulo.oa?id=84916714068 |
| タグ: |
タグなし, このレコードへの初めてのタグを付けませんか!
|