A 13.2-fJ/Step 74.3-dB SNDR Pipelined Noise-Shaping SAR+VCO ADC
This work presents an OTA-free pipelined passive noise-shaping successive approximation register (NS-SAR) + VCO ADC that offers high resolution (>12-bit) with only a 5-bit NS-SAR stage and <inline-formula> <tex-math notation="LaTeX">$4\times $ </tex-math></inline-formula>–<inline-formu...
சேமிக்கப்பட்டது:
| முதன்மை ஆசிரியர்கள்: | , |
|---|---|
| வடிவம்: | Artigo |
| மொழி: | Inglês |
| வெளியிடப்பட்டது: |
IEEE
2025-01-01
|
| தொடர்: | IEEE Open Journal of the Solid-State Circuits Society |
| பொருள்கள்: | |
| ஆன்லைன் அணுகல்: | https://ieeexplore.ieee.org/document/10816503/ |
| குறிச்சொற்கள்: |
டாக்ஸ் இல்லை, இந்த பதிவுக்கு குறிச்சொல் சேர்க்கும் முதல் நபராக இருங்கள்!
|