Test environment for verification of multi-processor memory subsystem unit

State of the art microprocessor systems usually include complex hierarchy of a cache memory. Coherence protocols are used to maintain memory consistency. An implementation of memory subsystem in HDL (hardware description language) is complex and error-prone task. Ensuring the correct functioning of...

תיאור מלא

מידע ביבליוגרפי

Principais autores:	Dmitry Alexeevitch Lebedev, Mikhail Vladimirovich Petrotchenkov
פורמט:	Artigo
שפה:	Inglês
יצא לאור:	Russian Academy of Sciences, Ivannikov Institute for System Programming 2019-09-01
סדרה:	Труды Института системного программирования РАН
נושאים:	многоядерные микропроцессоры кэш память протоколы когерентности тестовая система верификация на основе моделей автономная верификация
גישה מקוונת:	https://ispranproceedings.elpub.ru/jour/article/view/1180
תגים:	הוספת תג אין תגיות, היה/י הראשונ/ה לתייג את הרשומה!