Hardware Implementation of Improved Banker’s Fixed-Point Rounding Algorithm

In recent years, FPGA-based convolutional neural networks (CNNs) accelerator has received tremendous research interest, especially in fields such as autonomous driving and robotics. For the purpose of accelerating convolution computations, Winograd fast convolution algorithm is frequently employed....

Szczegółowa specyfikacja

Opis bibliograficzny

Główni autorzy:	Peng Yun, Wang Yubing, Zhang Yingxu, Liang Lei, Zhang Jun, Zhang Jianwei, Qin Li, Wang Lijun
Format:	Artigo
Język:	Inglês
Wydane:	IEEE 2025-01-01
Seria:	IEEE Access
Hasła przedmiotowe:	Banker’s rounding FPGA fixed-point arithmetic convolution
Dostęp online:	https://ieeexplore.ieee.org/document/10892116/
Etykiety:	Dodaj etykietę Nie ma etykietki, Dołącz pierwszą etykiete!