Sub-20 nm multilayer nanopillar patterning for hybrid SET/CMOS integration
SETs (Single-Electron-Transistors) arouse growing interest for their very low energy consumption. For future industrialization, it is crucial to show a CMOS-compatible fabrication of SETs, and a key prerequisite is the patterning of sub-20 nm Si Nano-Pillars (NP) with an embedded thin SiO2 layer. In...
Na minha lista:
| Principais autores: | , , , , , , , , , , , |
|---|---|
| Formato: | Artigo |
| Idioma: | Inglês |
| Publicado em: |
Elsevier
2020-11-01
|
| coleção: | Micro and Nano Engineering |
| Assuntos: | |
| Acesso em linha: | http://www.sciencedirect.com/science/article/pii/S2590007220300290 |
| Tags: |
Sem tags, seja o primeiro a adicionar uma tag!
|
