Análisis de Circuitos Fractales y Modelado a través de Sistema de Funciones Iteradas para VHDL Caso de estudio: Codificador Reed Solomon
La presente investigación corresponde al modelado de circuitos para hardware reconfigurable, basado en la teoría fractal, que aplica conceptos de funciones iteradas para la generación del código de descriptción en VHDL, lo que es un tratamiento novedoso como método de configuración de hardware. El m...
Zapisane w:
| Wydane w: | Ciencia e Ingeniería |
|---|---|
| 1. autor: | |
| Format: | Artigo |
| Język: | Espanhol |
| Wydane: |
Universidad de los Andes
2017
|
| Hasła przedmiotowe: | |
| Dostęp online: | https://www.redalyc.org/articulo.oa?id=507554974001 https://www.redalyc.org/journal/5075/507554974001/ https://www.redalyc.org/journal/5075/507554974001/html/ https://www.redalyc.org/journal/5075/507554974001/507554974001.epub https://www.redalyc.org/journal/5075/507554974001/movil |
| Etykiety: |
Nie ma etykietki, Dołącz pierwszą etykiete!
|