Implementación en FPGA de un sistema totalmente digital de recuperación de reloj
La recuperación de la señal de reloj y de datos CDR es un subsistema importante de cada disposi- tivo de comunicaciones dado que el receptor debe recuperar la información exacta del reloj del trans- misor, misma que está usualmente codificada den- tro de la trama de datos entrante. Se han...
Shranjeno v:
| izdano v: | Ingenius. Revista de Ciencia y Tecnología |
|---|---|
| Principais autores: | , |
| Format: | Artigo |
| Jezik: | Espanhol |
| Izdano: |
Universidad Politécnica Salesiana
2011
|
| Teme: | |
| Online dostop: | https://www.redalyc.org/articulo.oa?id=505554810004 |
| Oznake: |
Brez oznak, prvi označite!
|