Arquitectura eficiente y de área reducida de una red neuronal estática para aplicaciones de procesamiento de señales e imágenes
En este trabajo se propone una arquitectura de red neuronal para el desarrollo de aplicaciones para el procesamiento digital de señales e imágenes , utilizando técnicas recursivas y de cómputo paralelo con el fin de obtener un balance favorable de área y de velocidad de procesamient...
保存先:
| 出版年: | Ingeniería |
|---|---|
| 主要な著者: | , , , , , , |
| フォーマット: | Artigo |
| 言語: | Espanhol |
| 出版事項: |
Universidad Autónoma de Yucatán
2017
|
| 主題: | |
| オンライン・アクセス: | https://www.redalyc.org/articulo.oa?id=46753192003 https://www.redalyc.org/journal/467/46753192003/ https://www.redalyc.org/journal/467/46753192003/html/ https://www.redalyc.org/journal/467/46753192003/46753192003.epub https://www.redalyc.org/journal/467/46753192003/movil |
| タグ: |
タグなし, このレコードへの初めてのタグを付けませんか!
|
