Design and implementation of codec based on BCH error correction algorithm
With the rapid development of NAND Flash memory cells and the increase in storage density, the error probability of devices has increased. For this reason, an optimized BCH codec structure is proposed. The encoding and decoding process can process 16-bit data in parallel in each clock cycle. Among t...
Đã lưu trong:
| Những tác giả chính: | , , |
|---|---|
| Định dạng: | Artigo |
| Ngôn ngữ: | Chinês |
| Được phát hành: |
National Computer System Engineering Research Institute of China
2022-05-01
|
| Loạt: | Dianzi Jishu Yingyong |
| Những chủ đề: | |
| Truy cập trực tuyến: | http://www.chinaaet.com/article/3000149431 |
| Các nhãn: |
Không có thẻ, Là người đầu tiên thẻ bản ghi này!
|