Asynchronous carry select adders
This paper discusses the standard cell based designs of asynchronous carry select adders (CSLAs) corresponding to strong-indication, weak-indication, and early output timing regimes realized using a delay-insensitive dual-rail code for data representation and processing, and a 4-phase return-to-zero...
محفوظ في:
| المؤلف الرئيسي: | |
|---|---|
| التنسيق: | Artigo |
| اللغة: | Inglês |
| منشور في: |
Elsevier
2017-06-01
|
| سلاسل: | Engineering Science and Technology, an International Journal |
| الموضوعات: | |
| الوصول للمادة أونلاين: | http://www.sciencedirect.com/science/article/pii/S2215098616311272 |
| الوسوم: |
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|