Optimizing FPGA Resource Allocation for SHA-3 Using DSP48 and Pipelining Techniques

Deploying SHA-3 on FPGA devices requires significant resource allocation; however, the resulting throughput still needs improvement. This study employs the DSP48 module on the Xilinx FPGA to address this issue and implements an eight-stage pipeline methodology to minimize latency. The implementatio...

תיאור מלא

מידע ביבליוגרפי

Principais autores:	Agfianto Eko Putra, Oskar Natan, Jazi Eko Istiyanto
פורמט:	Artigo
שפה:	Inglês
יצא לאור:	IIUM Press, International Islamic University Malaysia 2025-01-01
סדרה:	International Islamic University Malaysia Engineering Journal
נושאים:	sha-3 FPGA dsp48 pipeline
גישה מקוונת:	https://journals.iium.edu.my/ejournal/index.php/iiumej/article/view/3328
תגים:	הוספת תג אין תגיות, היה/י הראשונ/ה לתייג את הרשומה!