Analysis of the effectiveness of optimizing behavioral descriptions of hardware in logic synthesizers for FPGA

This article discusses the problem of choosing the optimal description level when designing digital circuits in HardwareDescription Language (HDL). The relevance of this research is due to the fact that manual optimization of designto improve its characteristics often conflicts with maintaining read...

Celý popis

Podrobná bibliografie

Hlavní autoři:	L. V. Andreichenko, A. A. Antonov, P. V. Kustarev
Médium:	Artigo
Jazyk:	Inglês
Vydáno:	ITMO University 2026-04-01
Edice:	Научно-технический вестник информационных технологий, механики и оптики
Témata:	сапр fpga hdl verilog systemverilog логический синтез поведенческий синтез
On-line přístup:	https://ntv.elpub.ru/jour/article/view/600
Tagy:	Přidat tag Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!