GERACAO AUTOMATICA DE LOGICA ALEATORIA UTILIZANDO A METODOLOGIATRANCA.

Por LUBASZEWSKI, MARCELO SOARES., UFRGS.
Publicado em S199

Proceedings of the tenth brazilian symposium on integrated circuit design, SBCCI=Anais do décimo simpósio brasileiro de concepção de circuitos integrados SBCCI /

Por Bampi, Sérgio, Lubaszewski, Marcelo Soares
Publicado em 1997

SBCCI 98 : XI brazilian symposium on integrated circuit design proceedings /

Por Lubaszewski, Marcelo Soares, Alves, Vladimir Castro
Publicado em 1998

Implicação do estilo de descrição de códigos VHDL na testabilidade /

Por Angelo, Rubinei Peske., Lubaszewski, Marcelo Soares, Programa de Pós-Graduação em Computação.
Publicado em 2005

Implementação de auto-verificação e tolerância a falhas em um controlador escravo profibus /

Por Krug, Margrit Reni., Lubaszewski, Marcelo Soares, Universidade Federal do Rio Grande do Sul.
Publicado em 2000

Manual do usuário do projeto tranca v. 1. 0 /

Por Moraes, Fernando Gehm., Pós-Graduação em Ciência da Computação., Lubaszewski, Marcelo Soares., Reis, Ricardo Augusto da Luz.
Publicado em 1991

Geração de testes e projeto visando a testabilidade de circuitos analógicos /

Por Calvano, José Vicente., Alves, Vladimir Castro, Mesquita Filho, Antônio Carneiro de, Lubaszewski, Marcelo Soares, Coordenação dos Programas de Pós-Graduação de Engenharia
Publicado em 2000